طراحی و شبیه سازی تقویت کننده با توان پایین برای کاربرد در سنسورهای تصویری
فرمت فایل دانلودی: .docxفرمت فایل اصلی: doc
تعداد صفحات: 85
طراحی و شبیه سازی تقویت کننده با توان پایین برای کاربرد در سنسورهای تصویری
نوع فایل: word (قابل ویرایش)
تعداد صفحات : 85 صفحه
چکیده :
هدف طراحی و شبیه سازی تقویت کننده مبتنی بر تکنولوژی CMOS با توان مصرفی پایین برای کاربرد در سنسورهای تصویری می باشد.بدین منظور تقویت کننده ای که از مدار ABCC (مدار هوشمند جریان بایاس) بهره میگیرد معرفی شده است.این مدار ولتاژهای ورودی را کنترل میکند سپس جریان بایاس تقویت کننده را به منظور دستیابی به پایداری و توان مصرفی مطلوب و سرعت بالا فراهم می سازد.این مدار با استفاده از نرم افزار Hspice در تکنولوژی های ۰٫۱۸ um و ۹۰ nm مبتنی برCMOS در دو حالت ، همراه و بدون مدارABCC مورد تحلیل و شبیه سازی قرار گرفته است. نتایج حاصل از شبیه سازی نشان می دهد طراحی با تکنولوژی ۹۰ نانو از لحاظ بهره، حاشیه فاز، سرعت پاسخ دهی وتوان مصرفی در مقایسه با تکنولوژی 0.18 um ازکارایی بهتری برخوردار است.هم چنین مشاهده کردیم با حذف مدار ABCC علی رغم افزایش بهره ، پایداری مدار دچار خدشه خواهد شد و سیستم بصورت کاملا ناپایدار عمل می کند.
فهرست
عنوان صفحه
چکیده ۱
هدف .. . 2
فصل اول – مقدمه: آشنایی با سنسورهای تصویر و توان مصرفی آنها.. ۳
۱-۱) سنسور تصویربرداری و کاربرد آنها در زمینه نانو دوربین های پزشکی ۵
۱-۲) آشنائی با .. 5
۱- ۳) آشنائی با (Complementary Metal Oxide Semiconducter) 7
۱-۴) ساختار سنسورهایCCD و .. 8
۱- ۵) مزایا و معایب و مقایسه کلی ..11
فصل دوم – اهمیت کاهش توان مصرفی.۱۲
۲-۱) توان مصرفی.۱۲
۲-۲) بهینه سازی مصرف توان.۱۳
۲-۳) انتخاب روش های مختلف برای افزایش بهره وری.۱۵
فصل سوم- پیشینه تکنولوژی های طراحی شده برای کاهش توان مصرفی در مدارات مجتمع..۱۷
۳-۱) تقویت کننده عملیاتی۱۷
۳-۲) اهمیت توان در مدارات مجتمع۱۹
۳-۳) مصرف توان در مدارات الکترونیکی.۱۹
۳-۴) تکنیک های کاهش توان مصرفی۲۰
۳-۵) طراحی مدارات VLSI با توان مصرفی پایین.۲۱
۳-۶) تکنولوژی های کاهش توان مصرفی مدارات مجتمع۲۲
.۲۲Adiabatic Circuits3-6-1)
۲۳Short Circuit3-6-2)
..۲۴ Reducing Glitches3-6-3)
.۲۶Standby Mode Leakage Suppression3-6-4)
۲۶Multi-Threshold Circut3-6-4-1)
.۲۷Variable Body Biasing3-6-4-2)
۲۸Sleep Transistors3-6-5)
..۲۹Dynamic Threshold MOS(DTMOS)3-6-6)
۳۰Short Circuit Power Suppression3-6-7)
فصل چهارم – ارائه و شبیه سازی مدار پیشنهادی..۳۲
۴-۱) اجزای مدار۳۳
۴-۲) شماتیک مدار۳۴
۴-۳-۱) مدار نظارت بر جریان۳۵
۴-۳-۲) مدار مقایسه جریان..۳۶
۴-۳-۳) مدار تقویت جریان..۳۷
۴-۴ ) مقیاس های اندازه گیری مدار.۴۱
۴-۴-۱) سرعت تغییرات خروجی (Slew Rate)..41
۴-۴-۲)بهره تقویت کننده..۴۲
۴-۴-۳) حاشیه فاز.۴۳
۴-۵) شبیه سازی و تحلیل مدار تقویت کننده همراه بلوک .45
۴-۶)SR مدار ۴۸
۴-۷) اثر تغییرات خازن 48
۴- ۸) مقادیر حاشیه فاز و بهره مدار۴۹
۴-۹) شبیه سازی و تحلیل مدار تقویت کننده بدون بلوک ..51
نتیجه گیری۵۷
پیوست ها..۵۸
ب-۱ نت لیست مربوط به مدار تقویت کننده با بلوک ABCC در تکنولوژی ۱۸۰ نانو۵۸
ب-۲ نت لیست مربوط به مدار تقویت کننده با بلوک ABCC در تکنولوژی ۹۰ نانو..۶۱
ب-۳ نت لیست مربوط به مدار تقویت کننده بدون بلوک ABCC در تکنولوژی ۱۸۰ نانو۶۳
ب-۴ نت لیست مربوط به مدار تقویت کننده بدون بلوک ABCC در تکنولوژی ۹۰ نانو..۶۸
فهرست منابع.۷۰
چکیده انگلیسی۷۱
صفحه عنوان به انگلیسی.
پرداخت با کلیه کارتهای عضو شتاب امکان پذیر است.
